pci信号定义

来源:未知    发表时间:2013-11-15    浏览次数:

1)PCI LOCAL BUS SPEC V2.2
2)内容简介
 3)Chapter 1 introduction
1PCI总线概述.PCI
全称peripheral component interconnect special  
 interest group,简称PCISIG.
标准的PCI系统架构

PCI LOCAL BUS
4)1.2 PCI 总线的特性及优点
     1.高性能:33M时钟,32位数据总线,数据传输率可达132M/S.
     2.线性突发传输.PCI总线支持线性突发传输,可确保总线不断满载数据.
     3.极少的存取延迟,可大副减低外设取得总线控制权的时间.
     4.采用总线主控和同步操作.
     5.不受处理器的限制.
     6.适合各种机型.
     7.预留了发展空间.
  5)Chapter 2 signal definition
    对于只作为目标的设备,PCI需要至少
47条信号线;若只作为主设备,则需49条    信号线.
PCI
 6)2.1信号类型定义
IN:输入,是一标准的只作输入的信号 .
   T/S:表示一双向的三态输入输出信号.
S/T/S:表示一持续的低电平有效的三态信号. OUT:输出,是一标准的输出驱动信号.
O/D:表示漏极开路,允许多个设备以线或的型式共同驱动和分享.
   S/T/S:表示一持续的低电平有效的三态信号.
O/D:表示漏极开路,允许多个设备以线或的型式共同驱动和分享.
7)2.2 信号引脚定义
2.2.1系统引脚
CLOCK(IN):PCI的信号,除RST,INTA#,INTB#,INTC#,INTD#外,都在CLOCK的 上升沿有效或采样.
RESET#(IN):用来使PCI专用的特性寄存器和序列发生器相关的信号恢复规定 的初始状态.
2.2.2地址与数据引脚
AD[31::00](T/S):是地址数据多路复用的输入输出信号.在FRAME#有效时 ,为地址期;在IRDY#.TRDY#同时有效时是数据期.
C/BE[3::0](T/S):总线命令与字节使能.
PAR[T/S]:奇偶校验.
2.2.3接口控制引脚.
FRAME#(S/T/S):帧开始信号. STOP#(S/T/S):停止传送数据.
LOCK#(S/T/S):锁定信号. IRDY#(S/T/S):主设备准备好.
TRDY#(S/T/S):从设备准备好.
8)
IDSEL(IN):初始化设备选择信号. DEVSEL#(S/T/S):设备选择信号.
2.2.4仲裁引脚.
REQ#(T/S):总线占用请求. GNT#(T/S):总线占用允许.
2.2.5错误报告引脚.
PERR#(S/T/S):奇偶校验错误报告. SERR#(O/D):系统错误报告.
2.2.5中断引脚.
INTA# INTB# INTC# INTD#(O/D):请求一个中断,后三个只能用于多功能 设备.
2.2.6其它可选信号引脚.
9)
PRSNT[1::2]#(IN):PCI SLOT 中是否有卡.
CLOCKUN#(IN,O/D,S/T/S):只用在PCI MOBILE 中,在CONNECTOR中没定义.
M66EN(IN):PCI总线频率为66M.
PME#(O/D):电源管理事件.
3.3Vaux(IN):3.3V辅助电源输入.
2.2.7 64位扩展引脚(可选).
   A/D[63::32](T/S) C/BE[7::4](T/S)
REQ64#(S/T/S):64位传送请求. ACK64#(S/T/S):64位传送应答.
10)
PAR64(T/S):高32位奇偶校验. JTAG/Boundary Scan Pins (可选)
   TCLK(IN):在检查存取操作时检查时钟. TDI(IN):在检查存取操作时检查输入.
TDO(OUT):在检查存取操作时检查输出. TMS(IN):在检查存取操作时控制控制器的状态.
TRST#(IN):在检查存取操作时初始化控制器.
2.2.9 System Management Bus接口引脚.(可选)
SMBCLK(O/D):System Management Bus时钟.
SMBDAT(O/D):System Management Bus数据.
11)Chapter 3 bus operation
3.1总线命令.
3.1.1总线命令定义.
C/BE[3::0]# Command Type
0000 中断应答 0001 特殊周期 0010 I/O读
0011 I/O写 0100 保留 0101 保留
0110 存储器读 0111 存储器写 1000 保留
1001 保留
12) C/BE[3::0]# Command Type
1010 配置读 1101 双地址周期
1110 存储器行读 1011 配置写
1100 存储器多行读 1111 存储器写并无效
13) 3.2 PCI总线协议
3.2 PCI总线协议.
3.2.1 PCI总线的传输控制.
三个重要的传输控制信号:
FRAME#:由主设备驱动,指明一个数据传输的开始和结束.
IRDY#:由主设备驱动,允许插入等待时间.
TRDY#:又从设备驱动,允许插入等待时间.
PCI总线的传输一般应遵循下面的管理规则:
一.FRAME#和IRDY#定义了总线的忙/闲状态,当其中之一有效时,总线忙, 两个都无效时,总线闲.
二.一旦FRAME#被置无效,在同一传输周期里不能再设置.
三.除非设置了IRDY#,一般情况下不能置FRAME#无效.
四.一旦主设备设置了IRDY#,直到当前数据传送结束之前,主设备不能置 FRAME#和IRDY#无效.
14) 3.2 PCI的编址
PCI定义了三个地址空间,内存地址空间,I/O地址空间,配置地址空间.
3.2.1内存地址空间:在存储器访问中,所有目标设备都要访问A/D[1::0],
A/D[1::0]有下面的定义:
00 突发传输顺序为线性增长方式
10 为CACHE行切换方式
X0 保留
3.2.2 I/O地址空间:在具体访问中,每当一个从设备被地址译码选中后,便要 检查C/BE[3::0]#是否与A/D[1::0]相符,如果两者矛盾,则从设备不传送任 何数据,而是以一个“目标终止”操作来结束访问.
A/D[1::0]与C/BE[3::0]#的对应关系如下表:
15)
A/D[1::0]
 16)3.2.3配置地址空间
在配置的地址空间中,要用A/D[7::0]将访问落实到一个DWORD地址.当一个 设备收到配置命令,当IDSEL有效,且A/D[1::0]=00,则该设备被选为访问的 目标.否则,不参与当前的对话.
17) 3.3 总在线的数据传输过程
一些说明:本节所给的时序图主要表示总线以32位方式执行有关工作时 ,信号的相应关系.
3.3.1总在线的读操作.
读操作的基本时序图如下:
18) 基本读操作时序图
CLK
 19) 3.3.2基本写操作时序
20) 3.3.3传输的终止
3.3.3.1由主设备提出的终止.
一.数据已传输完.
二.超时.
CLK
 22)3.3.3.2由从设备提出的终止
一.retry.
二.disconnect.
CLK
CLK
25)由从设备发出的终止的特点
一.STOP#发出后,就必须维持其有效状态直到FRAME#撤销为止.
二.STOP#发出后,FRAME#应尽快撤销,FRAME#撤销后,STOP#也必须在接下 来的时钟周期撤销.
三.在STOP#有效期间,DEVSEL#也必须有效.
四.从设备可以决定是否在STOP#发出后还进行一次数据传输.
五.从设备不能在STOP#撤销后再传送数据.
六.STOP#发出后的数据传输不能多于一次.
七.若主设备要继续完成由从设备终止的传输,它必须在撤销REQ#后两个 时钟周期后立刻重新置REQ#有效.
26)3.4总线的仲裁
仲裁是通过REQ#,GNT#两根信号线来实现的.
3.4.1仲裁协议.
仲裁的原则:
一.若设置了GNT#无效而FRAME#有效时,当前的数据传输是合法的,继续传送下去.
二.当总线非空闲时,一个设备的GNT#有效和另一个的GNT#无效之间必须有一个延期时钟,以免在A/D和奇偶校验之间发生时序竞争.
三.FRAME#无效时,仲裁器可在任何时刻置REQ#,GNT#无效.若总线占用者在置REQ#,GNT#有效后,在处于空闲状态16个PCI CLOCK后,仍未传送数据,仲裁器可以打破这个状态.
27)基本仲裁时序图

CLK
28)3.4.2仲裁的停靠
29) Chap 4 electrical specification
30)4.2联接器
PCI定义了两种扩展板的联接器,
一种是基于5V环境的,
一种是基于3.3V环境的
.这两种连接器有防呆设计.
 信号的定义
PCI板与连接器
 31)4.3扩展板的技术指标
32)Exercises
1.PCI信号有哪几种类型,定义如何?
2.PCI总线命令的定义.
3.PCI总线传输的管理规则.
4.基本读操作和基本写操作的时序图有何差异.
5.由主设备提出的两种传输终止方式,数据传输完和超时有何区别.
6.总线仲裁有何原则.
KEY:1.page 6. 2. page 11. 3.page 13.
4. page 18,19. 5.page 20,21. 6.page 26.
33)
34)References
PCI Local Bus Specification Revision 2.2

网上在线报名

*
*

联系方式

培训咨询①点击这里给我发消息

培训咨询②点击这里给我发消息

技术交流群迅维网官方群7