電容的設計運用與簡化(2)

来源:未知    发表时间:2013-12-14    浏览次数:

(四)鋁質電解電容器Over view:

Aluminum Electrolytic Capacitor Spec


此為Temperature對Ripple Current的系數,
當SPEC. 的Ripple Current 為 1050mA
其意義為105℃時所能承受的漣波電流1050mA
所以105℃系數為 1.0
但是電容不太可能操作在105℃,
所以若降低溫度可以使其耐漣波電流提高
若在85℃時,以105℃時的Ripple Current
1050mA 為基準,
乘上1.7系數就可的到 85℃時其耐漣波電流為何了(1050mAX1.7=1785mA)
此Table為Frequency對E.S.R.的系數
當SPEC. 的E.S.R. 為 20mΩ
其意義為100KHz/20℃時所能量測到的E.S.R為20mΩ,
所以100KHz系數為 1.0.
但是電容不太可能剛好操作在100KHz,
所以可以利用以上Table來換算在不同頻率的E.S.R.值
若在100KHz/20℃時的E.S.R. 20mΩ為基準,
乘上0.9系數就可以得到10KHz時的E.S.R.值
不同的工作電壓範圍有不同的系數,
且不同容值的系數也不儘相同!
(五)電容器於主機板上的主要應用:
Power circuit之穩壓,消除Power Ripple Noise
CPU PWM Vcore大電容.
LDO Output端之大電容.
所有Logic power pin之0.1uF or 1uF…等Bypass 電容.
Chipset Reference電壓之電容(如: GTLREF, DDRREF…)

RC充放電時間控制
Dual-BIOS 切Backup BIOS之時間delay控制線路.
K7 CPU Power on sequence 之PWOK delay線路
CPU Thermal shutdown circuit OP input之RC線路.
P4 CPU VTTPWOK 1-5ms delay circuit.

阻擋直流訊號,通過交流訊號 (DC isolation)
Codec Analog signal串接 之100uF/2.2uF/0.1uF電容
K7/K8 CPU clock 之串接之680pF or 3900pF電容.

De-bounce線路
Front Panel之Power button or Reset Button電容

(五)電容於主機板上的主要應用:
消除交流訊號上升緣or下降緣之Glitch
PWROK, PCIRST#, CPURST# 之Rising edge轉折
All clock signal Rising or Falling edge之轉折.

消除BUS上各種可能的因素,所產生之雜訊,如:
因Driving 太強所產生的Ring-Back.
因Layout走線不佳 or trace stub產生之reflection noise.
因Chipset GND Bounce產生之Glitch.
因Layout走線太近,造成signal間Cross-Talk產生之Glitch.

調整clock waveform波形.
消除 Clock 之 over shoot / under shoot.
Clock signal 彼此間之Skew control.

濾掉高頻諧波
EMI 消除clock signal產生之Harmonic.










网上在线报名

*
*

联系方式

培训咨询①点击这里给我发消息

培训咨询②点击这里给我发消息

技术交流群迅维网官方群7